JP-A-63-29937

Referring to FIG. 1A, first, two monocrystalline silicon semiconductor wafers 1, 2 are prepared. A gettering region 3 is formed on a surface la of the wafer 1 to have a gettering function. The gettering region 3 is formed by, for example, forming a polycrystalline silicon layer, including crystal defects at a high concentration, on the surface 1a of the wafer 1, or by the surface 1a of the wafer 1 itself by sandblast or the like. Then, in state where both the surface 1a of the wafer 1 having the gettering region 3 and a surface 2a of the wafer 2 are mirror-finished, the two wafers 1, 2 are joined together at the surfaces 1a, 2a, and are heated at about 1100°C for 2 hours. Accordingly, the two wafers 1, 2 are bonded together as shown in FIG. 1B. Thus, the semiconductor substrate 4 of the invention is provided. As shown in FIG. 1C, the substrate 4 is further processed to have a thickness d by, for example, etching another surface 2b of the wafer 2 at an opposite side of the bonding surface 2a, or by performing a mechanochemical polishing. The gettering region 3 is not limited to the side of the surface 1a of the wafer 1, but as shown in FIG. 3, may be formed in an entire region of the wafer 1 by constructing the entirety of the wafer 1 from a wafer having an oxygen concentration or a high defect concentration.

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-29937

(s) Int Cl. 1

20代 理

識別記号

庁内整理番号

匈公開 昭和63年(1988)2月8日

H 01 L 21/322

G-7738-5F

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体基板

23特 頤 昭61-173268

自

四出 昭61(1986)7月23日 93

⑦発 眀 者 沢 坴 砂発 明 者 佐 藤 弘 砂発 明 者 鈴木 利 奁 四発 眀 者 加藤 弥 三 郎 包出 顋 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号 東京都品川区北品川6丁目7番35号

ソニー株式会社内 ソニー株式会社内

東京都品川区北品川6丁目7番35号

外1名

弁理士 伊藤

発明の名称 半導体基板 特許請求の範囲

少くとも対の半導体ウェファが互いに直接密表 されて加熱接着されて成り、

該接着面、或いは上記一方の半導体ウェファに ゲッタリング機能を有するゲッタリング領域を具 備させたことを特徴とする半導体基板。

発明の詳細な説明

(産業上の利用分野)

本発明は電界効果トランジスタ、パイポーラト ランジスタ、電荷転送素子、固体撮像素子等の各 種半導体素子を具備する半導体装置を構成する半 導体基板に関わる。

(発明の概要)

本発明は、少くとも対の半導体ウェファを何ら 接着剤を介することなく直接的に密着接着した様 造をとり、その接着面に、或いは、一方の半導体 ウェファに、エクストリンシック・ゲッタリング

或いはイントリンシック・ゲッタリング機能すな わち不純物の析出や結晶欠陥の排除を行うシンク を形成するものであり、このようにして特に他方 の半導体ウェファにおいて結晶性にすぐれ、特殊 の良い各種半導体業子を形成することができるよ うにするものである。

〔従来の技術〕

特性の良い半導体装置を製造するには、その半 導体基板の少くとも半導体動作領域の形成部にお いて、特に重金属不純物を排除して、この金属不 統物が半導体基板中の結晶欠陥に沈積したり、結 品欠陥の発生を助長したりすることがないように するいわゆるゲックリングを必要とする。

このゲッタリングは、大別してエクストリンシ ック・ゲックリングとイントリンシック・ゲッタ リングが用いられている。

エクストリンシック・ゲッタリングは、外部か らの作用でゲッタリングを行うものであり、これ は例えば半導体基板の裏面に燐PやボロンBを拡

特開昭63-29937(2)

敗したり、粗面を形成するなどによって積極的に 歪を形成して金属不純物等のシンクを形成してゲ ックリング作用を得るものである。

また、イントリンシック・ゲッタリングは、半 導体基版中に内在させた酸素や、熱処理によって 形成した歪をシンクとしてゲッタリング作用を得 るものである。

合技術については、例えば特開昭 60-121776 号公開公報或いは特開昭 60-121777 号公開公報に開示されているところである。

このような構成において特に本発明においては、 一方の第1のウェファにゲッタリング機能、すな わちシンクを形成するゲッタリング領域を形成す るか、両第1及び第2のウェファの接着面にシン クが生じるようにする。

(作用)

上述の概成では、一方の第1のウェファ、または第1及び第2ウェファの接着面にゲッタリング領域、いわゆを厚するゲッタリング領域、ファとのを厚着面にいわって、第2のウェファとの接着面がで、第1のウェファとを接着面がで、第1のウェファとを接着である。 リンプが行われる。したがって、こののカラェファを半導体素子の形成領域として、できるとによってきる。特性の半導体接近を製造することができる。特に を包み込む被膜を形成する必要があるなど著しく 作業が複雑となる。

また、イントリンシック・ゲックリングを行う場合、基板内部に動作領域の特性に影響を及ぼさずに酸素の導入を行ったり歪の発生を生じさせる制御が難しいという問題点がある。

(発明が解決しようとする問題点)

本発明は、半導体基板の半導体素子を形成する 動作領域に対する金属不純物や結晶欠陥のゲッタ リング作用を確実に行うことができ、その取扱い における被損の問題や、制御性の問題をすべて解 決する。

(問題点を解決するための手段)

本発明は、少くとも対の半導体ウェファ、すなわち第1のウェファと、半導体素子の動作領域を 構成するための第2のウェファとを直接的に密着 させ、加熱することによって何ら接着剤の介存な く両ウェファの接合を行った構成をとる。この接

この第2のウェファは、第1のウェファとの接合において全面エッチング等によって必要十分に薄い厚さにすれば、動作領域において確実に不純物、欠いのがなされ、しかも第2のウェファの存在によって収扱い時の破損などのおそれもない。また、ゲックリングのシンク部を場合において形成される場合においてを立って形成されば、前述したアウトディフェージョンの問題も回避される。

(実施例)

第1図を参照して本発明の一実施例をその理解を容易にするためにその製造工程順に説明する。 生事体ウェファ(1)及び(2)を用意する。一方のウェファ(1)の一方の面(la)には、ゲッタリング機能、を有するゲッタリング領域(3)を形成する。このゲッタリング領域(3)は、例えば結晶欠陥が西密度に存在する多結晶シリコン層をウェファ(1)の面(la)

特開昭63-29937(3)

上に被否形成するとか、ウェファ(1)の面(1a)自体をサンドプラスト等によって形成する。そして、ウェファ(1)のゲックリング領域(3)を有する面(1a)と、ウェファ(2)の一方の面(2a)とを娘面にした状態で、両ウェファ(1)及び(2)を両面(1a)及び、(2a)を直接密着させて重ね合せ例えば1000でないし1100で程度で2時間の加熱処理を施すことによって第1図Bに示すように関ウェファ(1)及び(2)を接着合体する。このようにして一枚の本発明による半導体基板(4)が構成される。この基板(4)は、関に第1図Cに示すように、一方のウェファ(2)を、ウェファ(1)と複合された面(2a)とは反対側の面(2b) 倒から全面的にエッチングするとか、機態的及び化学的研密するなどの方法によって所要の厚させにする。

尚、ゲッタリング領域(3)は、上述した例に限られるものではなく、例えば、ウェファ(1)の面 (1a)に、燐 P やボロン B を高湿度に拡散して摂成することもできるものであり、この場合、アウトディフェージョンの問題がある場合は、この領域(3)を

第2図に示すように、ウェファ(1)の面(la)の問辺部を除く中央部に限定的に形成しておくことによって両ウェファ(1)及び(2)が接合合体された状態で両ウェファ(1)及び(2)によってゲッタリング領域(3)が包み込まれるようにする。このようにすればゲッタリング領域(3)を構成する不純物の幾Pのアウトディフェージョンを防止する効果が得られる。

また、ゲッタリンク領域(3)はウェファ(1)の面(1a) 例にのみ形成する例に限られず、第3図に示すようにウェファ(1)全体を酸素源度或いは高欠陥密度のウェファによって構成し、ウェファ(1)全体をケッタリング領域(3)とすることもできる。

更にケックリング領域(3)はウェファ(1)に設けてでは、タリング領域(3)はウェファ(1)に設けて対のシリコン単結晶ウェファ(1)及び(2)を用意し、両者の結晶軸方向が一致することがないように、相互に回転させた状態で、両ウェファ(1)及び(2)を第4図Bに示すように密着加熱接合させ、この接合面において結晶の不一致を生じさせ、これによってこの接合面にゲッタリング領域(3)を形成するよ

うにすることもできる。

そして本発明による半導体基板(4)によって各程 半導体装置を構成するには、ゲッタリング領域(3) を形成しないウェファ(2)側に各半導体素子の動作 領域を形成する。

〔発明の効果〕

され、これに半導体素子を構成した場合、安定してすぐれた特性の素子を構成することができることになるなど、智顗に述べた時間題が全て解消される。

図面の簡単な説明


第1図A~Cは本発明による半導体基板の一例の製造方法の一例を示す各工程の路線的拡大断面図、第2図及び第3図は夫々本発明による半導体基板の他の例の略線的拡大断面図、第4図A及びBは本発明による半導体基板の更に他の例の各工程の路線的拡大断面図である。


(1)及び(2)は半導体ウェファ、(3)はゲックリング 領域、(4)は木発明による半導体基板。


代理人 伊藤 貞

司 松阳春寒

特開昭63-29937(4)









本受明による辛厚体基板の各製造工程の断面図

第 1 図




本発明の半導体基礎の 他の例の新面図 第 2 図




本売明の半導体基板の 他の例の断面図

第 3 図

1,2… 卓準44 ウェファ 3 ・・・・ゲッタリング領域 4 ・・・・・ 幸寧 体基板





第 4 図